

Aula 11 — implementação em Verilog da ULA

Perguntas:

1) Apresente o código fonte, em Verilog, do módulo que implementa a ULA do seu nRisc. [4 pontos]

A ULA do nosso nRisc opera sobre palavras de 8 bits com sinal(signed). O sinal de controle ALUControl possui 2 bits e seleciona uma das três operações suportadas: soma(ADD), subtração(SUB) e comparação de igualdade(usada pelo BEQ). A saída **Zero** é ativa sempre que o Resultado for igual a zero, sendo usada pela unidade de controle para decidir desvios condicionais.

ALUControl	Operação	Descrição
2'b00	ADD	A + B
2'b01	SUB	A - B
2'b10	BEQ	SE A == B , R = 1, SE NÃO R = 0

```
module ula_nrisc(  
    input signed [7:0] A,  
    input signed [7:0] B,  
    input [1:0] ALUControl,  
    output reg [7:0] Resultado,  
    output Zero  
);  
  
always @(*) begin  
    case (ALUControl)  
        2'b00: Resultado = A + B;  
        2'b01: Resultado = A - B;  
        2'b10: Resultado = (A == B) ? 8'b1 : 8'b0;  
        default: Resultado = 8'b0;  
    endcase  
end  
assign Zero = (Resultado == 8'b0);  
endmodule
```

2) Configure simulações que demonstrem o correto funcionamento do componente implementado. Apresente o código fonte desse módulo de simulação. [2 pontos]

```
// Testbench da ULA do nRisc
// Testa: ADD, SUB, BEQ (comparação de igualdade)

`timescale 1ns/1ps

module tb_ula_nrisc;
    reg signed [7:0] A;
    reg signed [7:0] B;
    reg      [1:0] ALUControl;

    wire [7:0] Resultado;
    wire      Zero;

    ula_nrisc uut (
        .A(A),
        .B(B),
        .ALUControl(ALUControl),
        .Resultado(Resultado),
        .Zero(Zero)
    );

    // --- Tarefa auxiliar para exibir resultado ---
    task exibir;
        input [63:0] esperado;
        input zero_esperado;
        begin
            #5;
            $display("A=%0d B=%0d ALUCtrl=%b | Resultado=%0d
(esp:%0d) Zero=%b (esp:%b) %s",
                $signed(A), $signed(B), ALUControl,
                $signed(Resultado), $signed(esperado[7:0]),
                Zero, zero_esperado,
```

```

        (Resultado == esperado[7:0] && Zero == zero_esperado) ?
"OK" : "ERRO");
    end
endtask

```

```

initial begin
    $display("\n");
    $display("  SIMULACAO DA ULA DO nRisc");
    $display("\n");

```

```

// ---- Testes ADD (ALUControl = 00) ----
$display("\n--- ADD (000) ---");

```

```

A = 8'd10; B = 8'd20; ALUControl = 2'b00;
exibir(30, 0); // 10 + 20 = 30

```

```

A = 8'd0; B = 8'd0; ALUControl = 2'b00;
exibir(0, 1); // 0 + 0 = 0, Zero=1

```

```

A = -8'd5; B = 8'd5; ALUControl = 2'b00;
exibir(0, 1); // -5 + 5 = 0, Zero=1

```

```

A = -8'd10; B = -8'd15; ALUControl = 2'b00;
exibir(-25, 0); // -10 + (-15) = -25

```

```

A = 8'd127; B = 8'd0; ALUControl = 2'b00;
exibir(127, 0); // Máximo positivo

```

```

// ---- Testes SUB (ALUControl = 01) ----
$display("\n--- SUB (001) ---");

```

```

A = 8'd30; B = 8'd10; ALUControl = 2'b01;
exibir(20, 0); // 30 - 10 = 20

```

```

A = 8'd10; B = 8'd10; ALUControl = 2'b01;
exibir(0, 1); // 10 - 10 = 0, Zero=1

```

```
A = 8'd5; B = 8'd15; ALUControl = 2'b01;  
exibir(-10, 0); // 5 - 15 = -10
```

```
A = -8'd5; B = -8'd3; ALUControl = 2'b01;  
exibir(-2, 0); // -5 - (-3) = -2
```

```
// ---- Testes BEQ / Comparação (ALUControl = 10) ----  
$display("\n--- Comparacao igualdade BEQ (010) ---");
```

```
A = 8'd42; B = 8'd42; ALUControl = 2'b10;  
exibir(1, 0); // Iguais -> Resultado=1, Zero=0
```

```
A = 8'd10; B = 8'd20; ALUControl = 2'b10;  
exibir(0, 1); // Diferentes -> Resultado=0, Zero=1
```

```
A = -8'd7; B = -8'd7; ALUControl = 2'b10;  
exibir(1, 0); // Negativos iguais -> Resultado=1
```

```
A = 8'd0; B = 8'd0; ALUControl = 2'b10;  
exibir(1, 0); // Zero == Zero -> Resultado=1
```

```
$display("\n");  
$display(" FIM DA SIMULACAO");  
$display("\n");  
$finish;  
end
```

```
endmodule
```

3) Demonstre e explique o funcionamento das simulações, usando fotos da tela (screenshots) da aplicação (ModelSim ou outro simulador). [1 ponto]

LogShare

SIMULACAO DA ULA DO nRisc

```
--- ADD (000) ---
A=10 B=20 ALUctr1=00 | Resultado=30 (esp:30) Zero=0 (esp:0) OK
A=0 B=0 ALUctr1=00 | Resultado=0 (esp:0) Zero=1 (esp:1) OK
A=-5 B=5 ALUctr1=00 | Resultado=0 (esp:0) Zero=1 (esp:1) OK
A=-10 B=-15 ALUctr1=00 | Resultado=-25 (esp:-25) Zero=0 (esp:0) OK
A=127 B=0 ALUctr1=00 | Resultado=127 (esp:127) Zero=0 (esp:0) OK

--- SUB (001) ---
A=30 B=10 ALUctr1=01 | Resultado=20 (esp:20) Zero=0 (esp:0) OK
A=10 B=10 ALUctr1=01 | Resultado=0 (esp:0) Zero=1 (esp:1) OK
A=5 B=15 ALUctr1=01 | Resultado=-10 (esp:-10) Zero=0 (esp:0) OK
A=-5 B=-3 ALUctr1=01 | Resultado=-2 (esp:-2) Zero=0 (esp:0) OK

--- Comparacao igualdade BEQ (010) ---
A=42 B=42 ALUctr1=10 | Resultado=1 (esp:1) Zero=0 (esp:0) OK
A=10 B=20 ALUctr1=10 | Resultado=0 (esp:0) Zero=1 (esp:1) OK
A=-7 B=-7 ALUctr1=10 | Resultado=1 (esp:1) Zero=0 (esp:0) OK
A=0 B=0 ALUctr1=10 | Resultado=1 (esp:1) Zero=0 (esp:0) OK

FIM DA SIMULACAO
```

testbench.svdesign.sv

```
36          (Resultado == esperado[7:0] && Zero == zero_esperado) ? "OK" : "ERRO";
37      end
38  endtask
39
40  initial begin
41      $display("\n");
42      $display("SIMULACAO DA ULA DO nRisc");
43      $display("\n");
44
45      // ---- Testes ADD (ALUControl = 00) ----
46      $display("\n--- ADD (000) ---");
47
48      A = 8'd10; B = 8'd20; ALUControl = 2'b00;
49      exibir(30, 0); // 10 + 20 = 30
50
51      A = 8'd0; B = 8'd0; ALUControl = 2'b00;
52      exibir(0, 1); // 0 + 0 = 0, Zero=1
53
54      A = -8'd5; B = 8'd5; ALUControl = 2'b00;
55      exibir(0, 1); // -5 + 5 = 0, Zero=1
56
57      A = -8'd10; B = -8'd15; ALUControl = 2'b00;
58      exibir(-25, 0); // -10 + (-15) = -25
59
60      A = 8'd127; B = 8'd0; ALUControl = 2'b00;
61      exibir(127, 0); // Máximo positivo
62
63      // ---- Testes SUB (ALUControl = 01) ----
64      $display("\n--- SUB (001) ---");
65
66      A = 8'd30; B = 8'd10; ALUControl = 2'b01;
67      exibir(20, 0); // 30 - 10 = 20
68
69  end
```

design.sv

```
1 module ula_nrisc(
2     input signed [7:0] A,
3     input signed [7:0] B,
4     input [1:0] ALUControl,
5     output reg [7:0]
6     Resultado,
7     output Zero
8 );
9
10 always @(*) begin
11     case (ALUControl)
12         2'b00: Resultado = A
13         + B;
14         2'b01: Resultado = A
15         - B;
16         2'b10: Resultado =
17         (A == B) ? 8'b1 : 8'b0;
18         default: Resultado =
19         8'b0;
20     endcase
21 end
```

LogShare

SIMULACAO DA ULA DO nRisc